Поиск

Полнотекстовый поиск:
Где искать:
везде
только в названии
только в тексте
Выводить:
описание
слова в тексте
только заголовок

Рекомендуем ознакомиться

'Документ'
ФОРМИРОВАНИЕ ПОНИМАНИЯ ПРАКТИЧЕСКОЙ ЗНАЧИМОСТИ АЛГЕБРЫ И НАЧАЛ АНАЛИЗА УЧАЩИХСЯ 10 КЛАССА ЛИЦЕЯ В УСЛОВИЯХ УПРАВЛЕНИЯ КАЧЕСТВОМ ОБРАЗОВАТЕЛЬНОГО ПРОЦ...полностью>>
'Документ'
А. Н. Мерзляк; А. Г. Заславский, канд. техн. наук; А. И. Матайтис, канд. техн. наук (руководители темы); Л. А. Вавакина; О. Я. Миловидова; Л. М. Шаро...полностью>>
'Документ'
С 1 по 10 октября 2011 года в России вновь пройдет Национальная Неделя Здорового Зрения (ННЗЗ), организуемая «Компанией Гранд Вижн». В эти дни любой ...полностью>>
'Литература'
Предмет на настоящото съобщение са някои неизвестни в историческата литература моменти, свързани с обявяването на Независимостта от 1908 и отражението...полностью>>

Федеральное агентство по образованию бийский технологический институт (филиал) (5)

Главная > Документ
Сохрани ссылку в одной из сетей:

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

Бийский технологический институт (филиал)

государственного образовательного учреждения

высшего профессионального образования

«Алтайский государственный технический университет

им. И.И. Ползунова»

Е.В. Сыпин, Е.С. Повернов, А.Н. Павлов

МИКРОКОНТРОЛЛЕР АТ89С51 СЕМЕЙСТВА АТ89

ФИРМЫ ATMEL. ОПИСАНИЕ И ПРОГРАММИРОВАНИЕ

2-е издание, переработанное и дополненное

Допущено научно-методическим советом БТИ АлтГТУ для внутривузовского использования в качестве учебного пособия
по курсам «Техника двоичной переработки информации», «Микропроцессорная техника и ЭВМ», «Основы проектирования приборов и систем», «Проектирование и моделирование радиоэлектронных устройств», «Цифровые измерительные устройства», «Аппаратные интерфейсы информационных систем», «Компьютерные технологии в приборостроении» для студентов специальностей 200106 «Информационно-измерительная техника
и технологии» и 230201 «Информационные системы и технологии»

Бийск

Издательство Алтайского государственного технического
университета им. И.И. Ползунова

2010

УДК 681.326 (031)

С95

Рецензенты: к.т.н., доцент, директор по производству ООО ЦУТ

С.Н. Цыганок;

к.т.н., доцент кафедры ИУС БТИ АлтГТУ

Г.С. Ломакин

Работа подготовлена на кафедре МСИА

Сыпин, Е.В.

С95

Микроконтроллер AT89C51 семейства AT89 фирмы ATMEL. Описание и программирование: учебное пособие / Е.В. Сыпин, Е.С. Повернов, А.Н. Павлов; Алт. гос. техн. ун-т, БТИ. – 2-е изд., перераб. и доп. – Бийск: Изд-во Алт. гос. техн. ун-та, 2010. – 123 с.

В учебном пособии подробно рассмотрен микроконтроллер АТ89С51 семейства АТ89 фирмы ATMEL. Приведена информация по популярному пакету программирования фирмы 2500 A.D. Основной упор сделан на описание типичных применений микроконтроллера с подробным описанием принципов подключения различных периферийных устройств к нему и примерами управляющих программ.

Приведенный материал будет полезен студентам специальностей 200106 «Информационно-измерительная техника и технологии» и 230201 «Информационные системы и технологии» при выполнении ими лабораторных работ, расчетных заданий, курсовых проектов и для углубленного изучения принципов построения и программирования микроконтроллерных устройств.

УДК 681.326 (031)

Рассмотрено и одобрено на заседании научно-методического совета Бийского технологического института.

Протокол № 2 от 26 ноября 2009 г.

© Сыпин Е.В., Повернов Е.С., Павлов А.Н., 2010

© БТИ АлтГТУ, 2010

СОДЕРЖАНИЕ

Список сокращений

ALU – арифметико-логическое устройство

CPU – процессор

ERAM – внешнее оперативное запоминающее устройство

EROM – внешнее постоянное запоминающее устройство

I2С – шина соединения микросхем

IRAM – внутреннее оперативное запоминающее устройство

IROM – внутреннее постоянное запоминающее устройство

OSC – генератор тактового сигнала

SP – последовательный порт

SRAM – статическое оперативное запоминающее устройство

UART – универсальный асинхронный приемопередатчик

АЦП – аналого-цифровой преобразователь

ЗУ – запоминающее устройство

ИМ – исполнительный механизм

МК – микроконтроллер

МСИ – матричный светодиодный индикатор

МЦ – машинный цикл

ОЗУ – оперативное запоминающее устройство

ПЗУ – постоянное запоминающее устройство

ССИ – семисегментный индикатор

УС – управляющее слово

ЦАП – цифро-аналоговый преобразователь













Введение

Однокристальные микроЭВМ (микроконтроллеры) AT89С51 семейства AT89 фирмы ATMEL, программно- и аппаратно-совместимые с микроконтроллерами семейства MCS-51 фирмы Intel (отечественный аналог 1816ВВ51 и 1830АА51), предназначены для использования в качестве встраиваемых управляющих микроЭВМ в приборах и системах различного назначения.

Основным преимуществом микроконтроллеров AT89C51 является использование в них в качестве внутреннего постоянного запоминающего устройства для хранения команд программы и констант (IROM) репрограммируемого постоянного запоминающего устройства с электрическим стиранием записи. При этом существенно упрощается процедура репрограммирования памяти, открывается возможность выполнять запись кодов в постоянную память после установки микроконтроллера в аппаратуру и снижать стоимость микроконтроллера по сравнению с микроконтроллерами со стиранием памяти путем облучения ультрафиолетовым излучением.

Ряд глав и параграфов настоящего издания переработан и дополнен по сравнению с одноименным учебным пособием, вышедшим в 2006 г. Добавлены контрольные вопросы для оценки усвоения материала.

  1. Структура микроконтроллера

Микроконтроллер типа АТ89С51 (далее МК) выпускается в корпусе типа cerDIP40. Условное графическое изображение МК приведено на рисунке 1.1, назначение выводов – в таблице 1.1

Рисунок 1.1 – Условное графическое обозначение микроконтроллера

Выходы портов в статическом режиме при низком уровне сигнала могут пропускать ток нагрузки величиной до 10 мА, при этом суммарный ток нагрузки для порта Р0 должен быть не более чем 26 мА, а для остальных портов не более чем 15 мА. Суммарный ток нагрузки для всех выходов микроконтроллера должен быть не более чем 71 мА.

В динамическом режиме к выходу порта Р0 могут быть подключены 8 входов TTL, а к выходу портов Р1, Р2, Р3 – по четыре входа TTL.

В состав МК (рисунок 1.2) входят:

– процессор (CPU);

– внутреннее постоянное запоминающее устройство (IROM);

– внутреннее оперативное запоминающее устройство (IRAM);

– группа периферийных устройств.

К микроконтроллеру могут быть подключены внешнее постоянное запоминающее устройство (EROM) и внешнее оперативное запоминающее устройство (ERAM).

Таблица 1.1 – Назначение выводов микроконтроллера

Номер вывода

Обозначение

Описание

40

VCC

Напряжение питания +5 В

20

GND

Общий провод

18,19

XTAL1, XTAL2

Вход и выход для подключения кварцевого
резонатора

9

RST

Вход для приема сигнала сброса

39–32

P0.0–P0.7

Параллельный порт ввода-вывода P0

1–8

P1.0–Р1.7

Параллельный порт ввода-вывода P1

21–28

P2.0–P2.7

Параллельный порт ввода-вывода P2

10

P3.0(RXD)

Вход синхронно-ассинхронного
приёмопередатчика

Параллельный порт ввода-вывода РЗ

11

P3.1(TXD)

Выход синхронно-ассинхронного
приёмопередатчика

12

P3.2()

Вход запроса прерываний от внешнего
источника 0

13

P3.3()

Вход запроса прерываний от внешнего
источника 1

14

P3.4(T0)

Вход таймер-счётчика 0

15

P3.5(T1)

Вход таймер-счётчика 1

16

P3.6()

Вход стробирования записи данных
во внешнюю память

17

Р3.7()

Вход стробирования чтения данных
из внешней памяти

30

ALE

Выход для выдачи сигнала управления записью
во внешний регистр адреса

29

PSEN

Выход для выдачи сигнала управления чтением
из внешней постоянной памяти (EROM)

31

ЕА

Вход для управления выбором обращения
к IROM и EROM

    1. Рисунок 1.2 – Упрощенная структурная схема микроконтроллера

      Процессор микроконтроллера

Процессор выполняет команды программы и организует их выполнение в заданной последовательности. Система команд микроконтроллеров семейства АТ89С51 содержит 111 команд.

Процессор содержит генератор тактового сигнала (OSC), шестнадцатиразрядный счётчик команд (PC), шестнадцатиразрядный регистр-указатель данных (DPTR), состоящий из двух восьмиразрядных регистров – старшего (DPH) и младшего (DPL), восьмиразрядный регистр – указатель стека (SP), восьмиразрядный регистр управления (PCON) и арифметико-логическое устройство (ALU).

Генератор тактового сигнала формирует последовательность тактовых импульсов. Период следования тактовых импульсов, равный длительности такта работы микроконтроллера, определяется резонансной частотой подключённого к микроконтроллеру кварцевого резонатора (рисунок 1.3). При использовании внешнего синхрогенератора сигнал подается на вход XTAL1, а выход XTAL2 остается неподключенным.

С1, С2 = 30 пФ10 пФ; R1=8,2 кОм; С3=10 мкФ

Рисунок 1.3 – Типовая схема включения микроконтроллера

Микроконтроллеры семейства АТ89С51 изготовлены по КМОП (CMOS) технологии и имеют полностью статическую структуру. Они могут работать при значениях тактовой частоты от 0 Гц. Максимальное значение тактовой частоты у микроконтроллера составляет 24 МГц.

В состав ALU входят восьмиразрядные регистры: регистр-аккумулятор ACC, вспомогательный регистр B и регистр слова-состояния программы PSW.

Контрольные вопросы

  1. На какие выводы микроконтроллера подается питание?

  2. Каким уровнем организуется сброс микроконтроллера?

  3. Что означает «статическая структура»?

  4. Какие устройства входят в состав микроконтроллера?

  5. Какие регистры содержит процессор микроконтроллера? За что они отвечают?

    1. Адресное пространство микроконтроллера

Адресуемым элементом памяти МК является восьмиразрядная ячейка.

Внутреннее постоянное запоминающее устройство (IROM) представляет собой программируемое запоминающее устройство с электрическим стиранием записи, выполненное по CMOS Flash-технологии (Flash Memory). Число восьмиразрядных ячеек в IROM микроконтроллера составляет 4 К.

IROM и внешнее постоянное запоминающее устройство (EROM) предназначены для хранения команд программы и констант. Адреса, используемые при обращении к IROM и EROM, образуют единое адресное пространство 64 К.

Внутреннее оперативное запоминающее устройство (IRAM) является статическим оперативным запоминающим устройством (SRAM). Адреса, используемые при обращении к IRAM, образуют адресное пространство внутренней оперативной памяти объёмом 256 байт (таблица 1.2).

Младшая половина адресов (от 00h до 7Fh) используется только для обращения к ячейкам IRAM. Старшая половина адресов используется для обращения к регистрам, расположенным в CPU и в периферийных устройствах. Обращение к ячейкам IRAM, которым соответствуют адреса от 00H до 7Fh, можно выполнять как по командам с прямой, так и по командам с косвенной адресацией.

В IRAM микроконтроллера образован стек типа LIFO. Адрес при записи байта в стек образуется путём увеличения на единицу адреса, хранящегося в регистре-указателе стека (SP). Адрес при чтении байта из стека берётся из регистра-указателя стека, после чего адрес в этом регистре уменьшается на единицу. При сбросе микроконтроллера в регистр-указатель стека заносится код 07Н. Путём записи в регистр SP иного начального адреса стек может быть смещён в другую область IRAM.

32 ячейки памяти в IRAM, которым соответствуют адреса от 00Н до 1FH, могут использоваться как регистры. К этим ячейкам можно обращаться как по командам с прямой или косвенной адресацией, так и по командам с регистровой адресацией. Группа из 32 регистров разделена на 4 банка (RB0–RB3). Регистры в пределах банка имеют номера от 0 до 7 (R0–R7).

Таблица 1.2 – Структура IRAM микроконтроллера

Адреса

Назначение

Тип адресации

FF

Регистры специальных функций (SFR)

Прямая*,

косвенная**,

поразрядная***

80

7F

Прямая,

косвенная,

поразрядная

2F

Область поразрядного обращения

7F

7E

7D

7C

7B

7A

79

78

2E

77

76

75

74

73

72

71

70

21

0F

0E

0D

0C

0B

0A

09

08

20

07

06

05

04

03

02

01

00

1F

Банки регистров

RB3

R7

18

R0

17

RB2

R7

10

R0

0F

RB1

R7

08****

R0

07

RB0

R7

00

R0

*

При обращении к ячейкам как к регистрам специальных функций

**

При обращении к ячейкам как к памяти

***

Допускают только адреса, кратные восьми (80h, 88h,…, F8h)

****

Дно стека при сбросе микроконтроллера

Выбор регистрового банка, в котором при обращении находится регистр с указанным номером, выполняется путём предварительной установки в определённое состояние двух разрядов в регистре PSW. Схема распределения разрядов в регистре PSW приведена на рисунке 1.4.

7

6

5

4

3

2

1

0

CY

AC

F0

RS1

RS0

OV

P

Рисунок 1.4 – Схема распределения разрядов в регистре PSW


Для выбора регистрового банка используются разряды регистра PSW.4=RS1 и PSW.3=RS0. Регистровые банки RB0–RB3 выбираются при комбинациях значений RS1, RS0=00, 01, 10 и 11 соответственно. Регистры R0 и R1 в каждом регистровом банке могут быть использованы для размещения адресов при выполнении команд с косвенной адресацией.

16 ячеек памяти в IRAM, которым соответствуют адреса от 20Н до 2FH, допускают поразрядное обращение. Биты в ячейках памяти IRAM с побитовой адресацией имеют адреса от 00H до 7FH.

      1. Подключение EROM и ERAM к микроконтроллеру

На рисунке 1.5 приведена типовая схема подключения EROM и ERAM к микроконтроллеру, на рисунках 1.6, 1.7, 1.8 – временные диаграммы сигналов при чтении байта из EROM, ERAM и записи байта в ERAM соответственно.

Рисунок 1.5 – Типовая схема подключения EROM и ERAM

Рисунок 1.6 – Чтение байта из EROM

Рисунок 1.7 – Чтение байта из ERAM

Рисунок 1.8 – Запись байта в ERAM

В таблице 1.3 приведены значения параметров, указанных на временных диаграммах.

Таблица 1.3 – Значения параметров, указанных на временных
диаграммах

Fosc, Мгц

Чтение из EROM

Чтение из ERAM

Запись в ERAM

Trd max, нс

Trd max, нс

Twr min, нс

12

312

585

400

16–24

5Tosc–55

9Tosc–165

6Tosc–100

Параллельные порты ввода-вывода P0 и P2 при подключении к микроконтроллеру внешней памяти (EROM и ERAM) используются для выдачи шестнадцатиразрядного кода адреса, а порт Р0, кроме того, для выдачи и приема байтов данных. Младший байт кода адреса
(A0–A7) выдается через порт Р0 и запоминается во внешнем регистре. Запись кода во внешний регистр выполняется при высоком уровне сигнала на выходе ALE. Старший байт кода адреса (А8–А15) выдается через порт Р2 и удерживается на выводах порта Р2 в течение всего времени обращения к внешней памяти.

Чтение байта из EROM происходит при низком уровне сигнала на выходе PSEN, чтение байта из ERAM – при низком уровне сигнала RD на выходе порта Р3.7, а запись байта в ERAM – при низком уровне сигнала WR на выходе порта Р3.6.

Контрольные вопросы

  1. Какова емкость внутреннего ОЗУ микроконтроллера? Какая часть адресов используется только для обращения к ячейкам IRAM?
    К чему может привести некорректное использование старшей половины адресов?

  1. Что означает понятие «банк регистров»? Каким образом осуществляется выбор активного банка регистров?

  2. Номера регистров какого банка совпадают с адресами ячеек ОЗУ?

  3. К каким ячейкам памяти из старшей половины адресов допускается поразрядное обращение?

  4. Каков принцип работы стека LIFO?

  5. Какой адрес соответствует дну стека при сбросе микроконтроллера?

  6. Изменится ли значение ячейки по адресу 07H при помещении значения в стек сразу же после сброса микроконтроллера?

  7. Что необходимо сделать для безопасного использования всех банков регистров при использовании стека?

  8. К чему приведут загрузка в указатель стека числа 7FH и дальнейшее использование стека?

  9. Для чего необходим регистр RG на рисунке 1.5? Возможно ли программно записать данные в этот регистр, не нарушив обращение к внешней памяти? Почему?

  10. Чем отличается подключение внешних памяти программ и памяти данных?

  11. Возможно ли одновременное подключение ОЗУ и ПЗУ, емкость каждой из которых 64 кБ?

  12. Какая часть адреса удерживается в течение всего цикла обращения к памяти?



Скачать документ

Похожие документы:

  1. Федеральное агентство по образованию Бийский технологический институт (филиал) (3)

    Монография
    В монографии представлены теоретико-методологические проблемы мотивации, оценки и стимулирования труда персонала организаций в условиях перехода на инновационный путь развития, сформирован авторский подход к персоналу как к доминантной
  2. Федеральное агентство по образованию бийский технологический институт (филиал) (4)

    Монография
    В монографии рассмотрены некоторые дискуссионные аспекты проблемы труда руководителя: обязанности; функции; требования, предъявляемые к руководителю в современных условиях; личностные особенности; самосознание; мотивация.
  3. Федеральное агентство по образованию бийский технологический институт (филиал) (7)

    Монография
    Мотивационная модель управления научно-педагогическим персоналом вуза / Л.Г. Миляева, С.Г. Леонова; Алт. гос. техн. ун-т, БТИ. – Бийск : Изд-во Алт. гос.
  4. Федеральное агентство по образованию бийский технологический институт (филиал) (2)

    Учебное пособие
    Допущено учебно-методическим объединением по образованиюв области химической технологии и биотехнологии в качестве учебного пособия для студентов высших учебных заведений,
  5. Федеральное агентство по образованию бийский технологический институт (филиал) (6)

    Учебное пособие
    внутривузовского использования в качестве учебного пособия по курсу «Биотехнологии» для студентов всех форм обучения специальностей 240901 «Биотехнология» и 260204 «Технология бродильных

Другие похожие документы..