Поиск

Полнотекстовый поиск:
Где искать:
везде
только в названии
только в тексте
Выводить:
описание
слова в тексте
только заголовок

Рекомендуем ознакомиться

'Документ'
парламентских слушаний на тему "Становление и развитие парламентского контроля за использованием средств федерального бюджета и бюджетов субъект...полностью>>
'Документ'
10-13 квітня 2006 року в м.Страсбург (Французька Республіка) відбулася Друга частина чергової щорічної сесії ПАРЄ, в роботі якої взяли участь члени П...полностью>>
'Информационный бюллетень'
11.00 Круглый стол «Петербург – открытый город (проблемы социальной и культурной адаптации мигрантов в Петербурге)» (Моховая ул., 15 - Дом национальн...полностью>>
'Автореферат'
Защита диссертации состоится 27 марта 2009г. в 13 час 00 мин на заседании диссертационного Совета ДМ 212.009.03 при Астраханском государственном унив...полностью>>

Программа дисциплины по кафедре Вычислительной техники Cхемотехника ЭВМ

Главная > Программа дисциплины
Сохрани ссылку в одной из сетей:

Элемент Шеффера с простым инвертором

Задание: ознакомиться с логикой работы, изучить принцип действия схемы, освоить методику определения основных характеристик, статических параметров элемента.

Исполнение: собрать ДТЛ элемент согласно заданным параметрам (кол-во входов и диодов смещения), рассчитать параметры резисторов используемых в схеме, снять статические экспериментальные характеристики.

Оснастка: Транзистор КТ315Б, 5 диодов КД521Б, резисторы, мультиметр, источник питания, осциллограф.

Оценка: Отчет должен содержать: заданные параметры, вольт-амперные характеристики (ВАХ) диода и транзистора, расчет сопротивлений, характеристики работы схемы в статическом и динамическом режимах.

Время выполнения работы: 4 часа.

  1. Элемент Шеффера со сложным инвертором.

Задание: ознакомиться с логикой работы, изучить принцип действия схемы, освоить методику определения основных характеристик, статических параметров элемента

Исполнение: рассчитать сопротивления резисторов, собрать ДТЛ элемент, спаять схему и снять теоретические характеристики в Electronic Workbench, снять статические экспериментальные характеристики и динамические характеристики.

Оснастка: 4 транзистора КТ315Б, 7 диодов КД521Б, резисторы, мультиметр, источник питания, осциллограф.

Оценка: Отчет должен содержать: заданные параметры, расчет сопротивлений, характеристики работы схемы в статическом и динамическом режимах.

Время выполнения работы: 4 часа.

  1. Синхронные двухступенчатые триггеры

Задание: изучение различных типов триггеров, овладение методом логического проектирования структуры синхронных двухступенчатых триггеров.

Исполнение: собрать синхронный триггер согласно заданному варианту, произвести исследование правильности его работы.

Оснастка: Учебная микро-ЭВМ УМПК-80М.

Оценка: Отчет должен содержать: исходные данные - таблицу переходов синтезируемого триггера, таблицу состояний триггера - таблицу функций возбуждения синтезируемого триггера, карты Карно для функций φ1, φ2; схему синхронного двухступенчатого триггера, временную диаграмму работы синхронного двухступенчатого триггера.

Время выполнения работы: 4 часа.

  1. Синтез статико-динамических триггеров

Задание: изучение структуры, особенностей и способов синтеза статико-динамических триггеров.

Исполнение: согласно варианту, синтезировать статико-динамический триггер, произвести анализ его работы в программных продуктах Xilinx ISE и ModelSim.

Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: исходные данные - таблицу переходов синтезируемого триггера, таблицу состояний триггера - таблицу функций возбуждения синтезируемого триггера, карты Карно для функций φ1, φ2; схему статико-динамического триггера, временную диаграмму работы статико-динамического триггера.

Время выполнения работы: 2 часа.

  1. Формирователь последовательности импульсов на основе мультиплексора

Задание: изучение принципа работы мультиплексора, приобретение практических навыков по синтезу комбинационных схем на основе мультиплексора.

Исполнение: согласно варианту, спроектировать схему, формирующую заданную последовательность импульсов на основе мультиплексора и схемы с параллельным переносом, произвести анализ ее работы в программных продуктах Xilinx ISE и ModelSim.

Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу истинности синтезируемой функции, схему формирователя последовательности импульсов, временную диаграмму работы формирователя импульсов.

Время выполнения работы: 3 часа.

  1. Синтез счетчика с параллельным переносом

Задание: изучение структуры, освоение методов синтеза и приобретение навыков проектирования, сборки, отладки и исследования счетчиков.

Исполнение: синтезировать схему синхронного счетчика с параллельным переносом, исходя из следующих условий:

  1. Модуль счета – 12

  2. Исключенные состояния - 4, 5, 6, 7.

Произвести анализ ее работы в программных продуктах Xilinx ISE и ModelSim Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов счетчика с параллельным переносом на JK-триггерах, схему параллельного счетчика, временную диаграмму работы параллельного счетчика.

Время выполнения работы: 8 часа.

  1. Шифратор. Дешифратор

Задание: Изучение принципа работы шифраторов и дешифраторов, их структуры, приобретение практических навыков по синтезу шифраторов и дешифраторов.

Исполнение: спроектировать схемы четырехвходового дешифратора и восьмивходового приоритетного шифратора, произвести анализ их работы в программном продукте Xilinx ISE.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов дешифратора 4→16, функции дешифратора, схему дешифратора 4→16, временную диаграмму работы дешифратора 4→16, таблица переходов шифратора 8→3, функции шифратора, схему приоритетного шифратора, временную диаграмму приоритетного шифратора.

Время выполнения работы: 8 часа.

  1. Сумматор

Задание: изучение принципа работы сумматоров, их структуры, приобретение практических навыков по синтезу сумматоров.

Исполнение: спроектировать схему параллельного сумматора с параллельным переносом, произвести анализ ее работы в программном продукте Xilinx ISE.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов одноразрядного сумматора, Функции сумматора, схема одноразрядного сумматора, схему параллельного сумматора с параллельным переносом, временную диаграмму работы сумматора.

Время выполнения работы: 8 часа.

  1. Фазочастотный демодулятор

Задание: Изучение принципа работы фазочастотного демодулятора, его структуры, приобретение практических навыков по синтезу модуляторов.

Исполнение: Составить алгоритм для определения четверти входного сигнала и соответственно символ, кодируемый данным сигналом.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: алгоритм вычисления четверти, алгоритм работы устройства, блок-схему алгоритма, программу работы устройства на языке VHDL.

Время выполнения работы: 10 часа.

Лабораторные занятия и их взаимосвязь с содержанием лекционного курса

п/п

раздела

Наименование лабораторной работы

2,3,4

Элемент Шеффера с простым инвертором

2,3,4

Элемент Шеффера со сложным инвертором

2,3,4,5,6

Синхронные двухступенчатые триггеры

2,3,4,5,6

Синтез статико-динамических триггеров

2,3,4,5,6,7,9

Формирователь последовательности импульсов на основе мультиплексора

2,3,4,5,6,7,8,9

Синтез счетчика с параллельным переносом

2,3,4,5,6,7,8,9

Шифратор. Дешифратор

2,3,4,5,6,7,8,9,10,11

Сумматор

2,3,4,5,6,7,8,9,10,11,12,14

Фазочастотный демодулятор

6. Практические занятия

  1. Синтез и моделирование электронных цифровых схем

Цель работы: изучение интерфейса программы Xilinx ISE и принципов синтеза и моделирования электронных цифровых схем на логических и триггерных элементах. Получение навыков отладки и анализа цифровых схем.

Исполнение: собрать схемы в Xilinx ISE асинхронного (последовательного) и синхронного (параллельного) счетчиков на D-триггерах, смоделировать их работу, построить временные диаграммы и определить все граничные параметры (максимальная тактовая частота).

Оснастка: программный комплекс Xilinx ISE.

Время выполнения работы: 4 часа.

  1. Синтез моделей устройств на языке VHDL

Цель работы: освоение методов структурного синтеза моделей устройств на языке VHDL, освоение методов комбинированного синтеза.

Исполнение: собрать синхронный четырехразрядный счетчик на D-триггерах двумя способами. Первый – комбинированный счетчик с двумя разрядами на VHDL, 2 разрядами схемотехнически. Второй полностью на языке VHDL. Сравнить между собой граничные параметры этих устройств (минимальная задержка данных, максимальная тактовая частота).

Оснастка: программный комплекс Xilinx ISE.

Время выполнения работы: 4 часа.

  1. Отладка и моделирование работы устройства на ПЛИС

Цель работы: освоение методов структурного синтеза моделей устройств на языке VHDL, отладка работы устройства на ПЛИС.

Исполнение: спроектировать синхронный двенадцатиразрядный счетчик-делитель с изменяемым коэффициентом деления на 3-счетчиках-делителях и модуле управления частотой (DCM). «Залить» готовый счетчик в ПЛИС типа FPGA семейства Virtex4.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Время выполнения работы: 4 часа.

  1. Контроллер обработки прерываний

Цель работы: освоение методов структурного синтеза узлов ЭВМ, программный обмен и обмен по прерываниям.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф, генератор прямоугольных импульсов.

Время выполнения работы: 5 часа.

Практические занятия и их взаимосвязь с содержанием лекционного курса

п/п

раздела

Наименование практического занятия

2,3,4,5,6

Синтез и моделирование электронных цифровых схем

2,3,4,5,6,7,8,9

Синтез моделей устройств на языке VHDL

2,3,4,5,6,7,8,9,10

Отладка и моделирование работы устройства на ПЛИС

2,3,4,5,6,7,8,9,10,11,12,14

Контроллер обработки прерываний

7. Курсовое проектирование

Завершающим этапом обучения по курсу «Схемотехника ЭВМ» является курсовое проектировавание, которое должно способствовать закреплению, углублению и обобщению полученных знаний, а также системному решению конкретной инженерной задачи функционального и логического проектирования цифровых устройств.

Выполнение курсового проекта должно способствовать получению навыков в практическом применений основных положений Единой системы конструкторской документации (ЕСКД), более глубокому пониманию основных терминов и понятий, используемых при проектировании и эксплуатации ЭВМ в автоматизированных системах обработки информации и управления.

Примерные варианты курсовых проектов.

  1. Разработать 12-ти разрядный регистр сдвига вправо на один разряд с дешифратором на выходе. Ввод информации в последовательном и в параллельном кодах через 4-х контактный разъем.

  2. Разработать реверсивный регистр сдвига с установкой в ноль. Ввод информации в параллельном и последовательном кодах. При вводе информации в последовательном коде предусмотреть контроль по модулю 2. Число разрядов – 17, в том числе один контрольный.

  3. Разработать двоичный синхронный счетчик с групповым переносом на 32 разряда. Предусмотреть установку в нуль. Вывод на 8-ми контактный разъем.

  4. Разработать двоично-десятичный счетчик в коде 8-4-2-1. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Размерность 4 декады. Вывод на разъем в десятичном коде, подекадно.

  5. Разработать двоично-десятичный счетчик в коде 5-2-1-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  6. Разработать двоично-десятичный счетчик в коде 4-2-2-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  7. Разработать двоично-десятичный счетчик в коде 3-3-2-1, размерность 5 декад. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  8. Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, предусмотреть ввод информации в параллельном коде. Выдача данных через 4-х контактный разъем.

  9. Разработать реверсивный двоичный счетчик (N=31) с параллельной загрузкой информации. Выдача информации через разъем побайтно. 32 разряд – контрольный «по чётности».

  10. Разработать 24-х разрядный регистр сдвига влево на 2 разряда, с параллельным приемом информации. Предусмотреть контроль «по нечётности» при выдаче информации в параллельном коде.

  11. Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, с вводом информации в параллельном коде через 4-х контактный разъем. На выходе регистра – дешифратор.

  12. Разработать двоичный реверсивный счетчик (N=16), с установкой в нуль, ввод информации в параллельном коде через 4-х контактный разъем. На выходе счетчика – дешифратор.

  13. Разработать двоичный 36-ти разрядный сумматор параллельного действия. Проверить правильность операции суммирования на основе контроля по модулю 2. Сумму выдать на 4-х контактный разъем.

  14. Разработать двоичный вычитающий счетчик с групповым переносом (N=32). Предусмотреть ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

  15. Разработать параллельный сумматор в двоично-десятичном коде 8-4-2--1. Размерность – 4 декады. Вывод подекадно через 4-х контактный разъем.

  16. Разработать параллельный вычитатель в двоично-десятичном коде 8-4--2-1. Размерность – 4 декады. Выдача результата через 8-ми контактный разъем.

  17. Разработать преобразователь параллельного 32-х разрядного двоичного кода в последовательность параллельных байтов для передачи по каналу связи. Каждый байт дополняется контрольным разрядом «по нечетности».

  18. По каналу связи передается 9-ти разрядный параллельный двоичный код, причем 9-й разряд является контрольным «по нечетности». Принять последовательность байтов в 32-х разрядный регистр. Сигнализировать о наличии или отсутствии ошибки.

  19. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном коде 8-4-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

  20. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 5-2-1-1. Размер регистра – 4 декады. Вывод через 8-ми контактный разъем.

  21. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 4-2-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

  22. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 3-3-2-1. Размер регистра – 6 декад. Вывод через 8-ми контактный разъем.

  23. Разработать параллельный сумматор в двоично-десятичном коде 8-4-2--1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  24. Разработать реверсивный 24-х разрядный регистр сдвига. Ввод информации в последовательно-параллельном коде через 4-х контактный разъем. Выдача информации в последовательном «старт-стопном» коде с контролем «по четности».

  25. Разработать двоичный 16-ти разрядный вычитатель параллельного действия с последовательным переносом. Проверка правильности выполнения операции вычитания с помощью контроля по модулю 2.

  26. Разработать двоичный суммирующий счетчик с групповым переносом (N=40). На входе – число-импульсный код. Ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

  27. Разработать параллельный вычитатель в двоично-десятичном коде 8-4--2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  28. Разработать специализированный блок вычисления функции tg(x) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  29. Разработать специализированный блок вычисления функции tg(x) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  30. Разработать специализированный блок вычисления функции ctg(x) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  31. Разработать специализированный блок вычисления функции ctg(x) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  32. Разработать специализированный блок вычисления функции log(x) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  33. Разработать специализированный блок вычисления функции log(x) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  34. Разработать специализированный блок вычисления функции exp(x) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  35. Разработать специализированный блок вычисления функции exp(x) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

  36. Разработать специализированный блок вычисления функции sin(x) в двоично-десятичном коде 3-3-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

8. Самостоятельная работа

Состоит
  • в подготовке к лекциям (изучения теории) и в изучении вопросов вынесенных, на самостоятельное обучение;
  • подготовке к лабораторным работам;
  • подготовке к практическим занятиям изучение и проработка лекционного курса необходимого для решения задач.

9. Контроль знаний студентов



Скачать документ

Похожие документы:

  1. Программа по кафедре Вычислительной техники основы Cхемотехники ЭВМ

    Программа
    Программа разработана в соответствии с требованиями государственного образовательного стандарта, предъявляемыми к минимуму содержания дисциплины и в соответствии с примерной программой дисциплины, утвержденной департаментом образовательных
  2. Отчет о результатах самообследования физико-технического факультета по состоянию на 01. 06. 2008 года

    Публичный отчет
    5.5 Результаты опросов общественного мнения студентов, преподавателей, потенциальных работодателей о качестве предоставляемых образовательных услуг, организации учебного процесса,
  3. Учебная программа дисциплины схемотехника © бгу (Электронный документ)

    Программа дисциплины
    Настоящий руководящий документ (учебная программа дисциплины) не может быть тиражирован и распространен без разрешения Белорусского государственного университета
  4. Республики Беларусь «24» (1)

    Пояснительная записка
    В.В. Баранов – профессор кафедры электронной техники и технологий Белорусского государственного университета информатики и радиоэлектроники, доктор технических наук.
  5. Введение в специальность (3)

    Пояснительная записка
    А.Н. Осипов, доцент кафедры электронной техники и технологии Учреждения образования «Белорусский государственный университет информатики и радиоэлектроники»,

Другие похожие документы..